IBM представи нова технология, която преодолява бариерата от 1 нанометър при чиповете

Най-новата технология за производство на чипове на IBM позволява интегрирането на близо 100 милиарда транзистори върху чип с размерите на човешки нокът, което е почти двойно по-голяма плътност на транзисторите в сравнение с предишното поколение технология на компанията. Постигнатото подобрение в изчислителната мощност и енергийната ефективност на чипа се дължи на това, което IBM описва като „първата в света технология за производство на чипове с размер под 1 нанометър“ за AI центрове за данни.

„Това не е просто поредна стъпка, а значителен скок напред.“

заяви Джей Гамбета, директор на IBM Research и IBM Fellow по време на предварителна пресконференция

Той описа новата чип технология като „посочваща към бъдеще, в което изчислителната мощност ще стане значително по-голяма, без това да води до съответно увеличение на енергопотреблението“.

Струва си да разгледаме какво точно означава тази технология, тъй като поради различни физически ограничения е невъзможно да се произвеждат надеждно функциониращи чипове с транзистори и други елементи, по-малки от 1 нанометър. Вместо това IBM по същество твърди, че новата ѝ „nanostack“ архитектура може да осигури подобренията в изчислителната мощност, които биха се очаквали, ако можеше да бъде създаден теоретичен чип с физически елементи, по-малки от 1 нанометър. По-конкретно, IBM описва новата си чип технология като изградена на 0,7-нанометров възел, който компанията е нарекла „7-ангстром“ възел, тъй като един нанометър се състои от 10 ангстрома.

Имайте предвид, че тези номера на възлите нямат нищо общо с действителните физически размери на елементите на чипа на IBM. По-старите поколения чипове, разработени през 70-те и 80-те години на миналия век имаха физически характеристики с размери, съответстващи на числото в наименованието на възлеа или процеса на тяхната чип технология – като например чипове, произведени при 180-нанометров възел, но това вече не е така от десетилетия и със сигурност не важи за най-новите поколения чипове, произведени по 3 или 2-нанометров процес.

За да преодолее физическите ограничения при мащабирането, пред които са изправени съвременните дизайнери на чипове, новата „nanostack“ архитектура на IBM подрежда транзисторите вертикално в шахматен ред, за да побере повече транзистори в същото пространство на чипа. Архитектурата се основава на предишната разработка на компанията на транзистори с нанолистове, която проправи пътя за нейния 2-нанометров чип, представен през 2021 година.

Основната единица на архитектурата „nanostack“ на IBM се състои от два транзистора, подредени един върху друг и свързани помежду си. Всеки транзистор се състои от три нанолиста, всеки от които е с дебелина 5 нанометра, което съответства на около 15 реда силициеви атоми. Между всеки нанолист има разстояние от около 9 нанометра.

Според прогнозите от публикуваните технически доклади на компанията, архитектурата „nanostack“ би могла да проправи пътя към 50 процента по-висока изчислителна производителност или 70 процента по-голяма енергийна ефективност в сравнение с предишното поколение чипове на IBM с 2-нанометров възел. Компанията представи своята транзисторна архитектура „nanostack“ на Симпозиума на IEEE по VLSI технологии и схеми през 2025 г., проведен в Киото, Япония.

Изследователите от IBM показаха също така как архитектурата „nanostack“ може да осигури 40-процентно подобрение в мащабирането на статичната памет с произволен достъп (SRAM) по време на симпозиума VLSI 2026. SRAM позволява бързи, но енергоемки операции по четене и запис, които са от решаващо значение в много приложения на изкуствения интелект. Подобрението в паметта е възможно благодарение на дизайна с разпределени канали за SRAM битовите клетки на чипа (единици за съхранение на памет, състоящи се от 6 транзистора), което намалява общата височина на клетките с 40% и позволява в същото пространство на чипа да се побере повече SRAM.

Това вероятно ще бъде добра новина за дизайнерите на чипове, които искат да поддържат натоварвания, свързани с изкуствения интелект, като се има предвид колко драстично е спаднало мащабирането на SRAM в последните поколения чип технологии. Например, мащабирането на SRAM се е подобрило само с няколко процента между поколението чипове с 3-нанометрова технология и това с 2-нанометрова.

Като компания, занимаваща се с научни изследвания в областта на чип технологиите, IBM не произвежда търговски чипове, които биха могли да се използват в AI центрове за данни или потребителски устройства. Вместо това компанията си сътрудничи с компании за полупроводници като японската Rapidus за масово производство на своето предишно поколение чипове, или за комерсиализиране на свързана с това технология в рамките на друго партньорство със Samsung в Южна Корея. Други компании са продължили пионерската работа на IBM без никакво пряко сътрудничество. Например, тайванската TSMC самостоятелно разработи транзистори с нанолистове за собствената си патентована технология с 2-нанометрови възли.

„Нанолистът се превърна в основата на следващото поколение мащабиране на транзисторите. Днес нанолистовата технология се използва от всички водещи фабрики за производство на чипове за по-голямата част от 3-нанометровите чипове и за всички 2-нанометрови чипове.“

заяви Хуимин Бу, вицепрезидент на IBM Semiconductors Global R&D и IBM Research, по време на брифинг за медиите

IBM отказа да назове конкретни компании, с които би могла да си сътрудничи за комерсиализирането на най-новата технология с размер под 1 нанометър. Бу обаче очаква, че комерсиалните чипове, произведени на под 1-нанометров възел и включващи най-новата архитектура „nanostack“, биха могли да влязат в производство още през следващите пет години и най-вероятно в рамките на едно десетилетие.