През втората половина на тази година Intel планира пускането на 4-тото поколение Xeon Scalable сървърни процесори (Sapphire Rapids). В тях компанията не само ще добави поддръжка на интерфейса PCI Express 5.0 и DDR5 RAM, но ще премине и към многочипова конфигурация с допълнителен HBM2E буфер.
Онзи ден Intel пусна допълнителни подробности относно сървърните чипове Sapphire Rapids. Както бе споменато по-горе, подготвят се за пускане два варианта на 4-тото поколение CPU Xeon Scalable: с и без буфера HBM2E. Обща тяхна черта ще бъде използването на четири кристала с площ от ~400 mm2, които взаимодействат чрез шината Embedded Multi-die Interconnect Bridge (EMIB). При обичайните чипове Sapphire Rapids броят на EMIB-връзките е 10, а при моделите с HBM2E памет, техният брой е 14.
В арсенала на процесорите Intel Sapphire Rapids са включени до 56 ядра Golden Cove (P-ядра на Core чиповете от 12-то поколение) с поддръжка на Hyper-Threading технологията, до 105 MB L3-кеш, 8-канален контролер DDR5-4800 и до 80 линии на интерфейса PCI Express 5.0.
Моделите с 64 GB и HBM2E буфер са разработени за приложение в областта на ресурсоемките изчисления и, според Intel, ще донесат значително увеличение на производителността в сравнение с текущото 3-то поколение Xeon Scalable. Резултатите от собствените тестове на чипмейкъра са показани на слайдовете по-долу.
