Synopsys представи ARC-V процесорни ядра, базирани на RISC-V архитектурата

Synopsys обяви процесорните ядра ARC-V, базирани на архитектурата RISC-V, които ще бъдат достъпни за лицензиране от разработчици от трети страни. Клиентите ще могат да се възползват от свързаните с тях инструменти, включително инструментите за автоматизация на проектирането на електронни устройства, базирани на изкуствен интелект Synopsys.ai.

Фамилията процесорни ядра ARC-V на Synopsys включва версии с висока и средна производителност, както и версия със свръхниска консумация на енергия. Разработчиците ще могат да използват платформата Synopsys MetaWare, за да създават ефективен и високо оптимизиран код.

Освен това е обявено ядрото Synopsys ARC-V Functional Safety (FS) с вградени функции за хардуерна безопасност за откриване на системни грешки. Посочени са нивата на безопасност ASIL B и ASIL D. Продуктът е разработен въз основа на сертифицирана по ISO 9001 система за управление на качеството (СУК) на Synopsys, а MetaWare Development Toolkit for Safety ще помогне на разработчиците да ускорят писането на код, съвместим с ISO 26262.

32-битовото вградено ядро Synopsys ARC-V RMX ще бъде налично през второто тримесечие на следващата година. Пускането на 32-битовото ядро Synopsys ARC-V RHX за реално време и 64-битовото IP ядро Synopsys ARC-V RPX е планирано за втората половина на следващата година.

Synopsys също така съобщи, че неин представител ще се присъедини към борда на директорите и техническия управителен комитет на RISC-V International – организацията с нестопанска цел, която координира разработването на архитектурата.