TSMC разкри как ще подобри 2nm технологичен процес N2 – оптимизация на захранването на N2P и повишаване на скоростите в N2X

TSMC разкри плановете си за подобряване на 2nm технология N2, която трябва да започне масово производство през 2025 г. Година по-късно ще бъде внедрен оптимизираният за захранващата шина технологичен процес N2P, а известно време по-късно компанията ще пусне и технологичния процес N2X за решенията с по-висока производителност. Развитието на 2nm технологичен процес на TSMC ще бъде бързо, което може да се дължи на опасенията на TSMC да не изостане от Intel и Samsung.

Тайванският производител на чипове официално представи технологичния процес с 2 nm стандарти миналото лято. Производството на полупроводници с тези технологични стандарти ще започне през 2025 г. Основната особеност на технологичния процес N2 ще бъде преходът от FinFET към транзистори с кръгов затвор (GAAFET). Това ще намали утечките на токовете, ще позволи гъвкаво регулиране на производителността и ще оптимизира консумацията. Друга важна особеност на технологичния процес N2 беше преносът на захранващите линии на чипа от другата страна на кристала, което би означавало отделяне на шината за данни и управлението на захранването.

Както вече стана ясно, преносът на захранващата линия се очаква и в процеса на внедряване на технологичния стандарт N2P, което ще се случи през 2026 г. Според предишни изявления на компанията, първата реализация на идеята може да се очаква през 2025 г. Разпределянето на интерфейсите за захранване и данните от различни страни на кристала решава много проблеми. Така, захранващите линии към транзисторите ще станат по-къси, което ще намали съпротивлението им. Разстоянието между проводниците ще намали площта на кристалите, чийто лъвски дял е изяден от предавателни линии и междуслойни контакти. И накрая, въпреки че това не е всичко, взаимните смущения ще намалеят, което ще повлияе положително върху стабилността на сигналните характеристики на чиповете.

Намаляването на площта на кристала, заета от контактите и разводките, ще доведе до значително увеличаване на плътността на транзистора. TSMC по-рано заяви, че преходът от 3nm технологичен процес към 2nm ще увеличи плътността на транзисторите с 10%. Към днешна дата, прогнозата е подобрена до 15% и в случай на внедряване на технологичния процес N2P, плътността може да се увеличи с двузначна величина, което компанията все още не е уточнила. Законът на Мур ще въздъхне още един път, преди да умре.

Компанията не разкрива нищо около технологичния процес N2X, който ще бъде внедрен през 2026 г. или по-късно. Можем да предположим, че това няма да е много разпространено предложение, докато N2P обещава да бъде работният кон на компанията в етапа на 2nm производство на чипове.

Компанията също обяви прогреса си в подготовката на основния 2-nm технологичен процес. Производителността на транзисторите GAAFET в състава на експериментален силиций достига до 80% от целевите стойности. И това е две години преди началото на изпълнението, което е много, много добре. В същото време, нивото на брака при производството на 2-nm SRAM клетки с обем 256 MВ ще намалее до 50% или по-малко.

Като цяло, 2nm технологичен процес ще позволи на TSMC да подобри производителността на транзисторите с 10-15% при същата мощност и сложност, или да намали консумацията на енергия с 25-30% за същите тактови честоти и брой транзистори. На хартия TSMC изостава с година-две от Intel и успехът на едната компания преследва другата. Ако всеки от тях спази обещанията си, тогава чиповете на TSMC с GAAFET транзисторите ще се появят две години по-късно от подобните чипове на Intel (20A), което също се отнася до плановете за пренос на захранващите линии на обратната страна на кристала.