Излезе Vortex 2.2 – GPGPU с отворен код, базиран на RISC-V архитектурата

Публикуван бе проектът Vortex 2.2, в рамките на който се разработва отворен GPGPU, базиран на RISC-V архитектурата, предназначен за извършване на паралелни изчисления с помощта на API на OpenCL и модела за изпълнение SIMT (Single Instruction, Multiple Threads). Проектът може да се използва и в областта на изследванията на 3D графиката и при разработването на нови архитектури на графични процесори. Схемите, описанията на хардуерните блокове във Verilog, симулаторът, драйверите и свързаната с проекта документация се разпространяват под лиценза Apache 2.0.

GPGPU се базира на типичната RISC-V ISA, разширена с някои допълнителни инструкции, необходими за поддържане на функциите на GPU и управлението на нишки. В същото време промените в архитектурата на набора от инструкции RISC-V са сведени до минимум и където е възможно, се използват съществуващите векторни инструкции. Сред допълнителните инструкции са: „tex“ за ускоряване на обработката на текстури, vx_rast за управление на растеризацията, vx_rop за обработка на фрагментите, дълбочината и прозрачността, vx_imadd за извършване на операция „умножение и добавяне“, vx_wspawn, vx_tmc и vx_bar за активиране на фронтове от инструкции и нишки в тях (wavefront, набор от нишки, изпълнявани паралелно от SIMD Engine), vx_split и vx_join.

Разработеният GPGPU поддържа 32- и 64-битови RISC-V архитектури с наборите от инструкции RV32IMF и RV64IMAFD и може да включва опционална споделена памет, кешове L1, L2 и L3, както и конфигурируем брой ядра, редове и нишки. На свой ред всяко ядро може да включва конфигурируем брой ALU, FPU, LSU и SFU. За създаване на прототипи могат да се използват Altera Arria 10, Altera Stratix 10, Xilinx Alveo U50, U250, U280 и Xilinx Versal VCK5000 FPGA.

За симулиране на работата на чипа могат да се използват Verilator (симулатор на Verilog), RTLSIM (симулация на RTL) и SimX (софтуерна симулация).