AMD в момента работи върху интересна функция за следващото поколение графични процесори, базирани на RDNA архитектурата, която ще позволи изпълнението на две инструкции в един цикъл.
Очаква се бъдещите GPU RDNA 5 да разполагат с напълно преработена архитектура и оптимизиран алгоритъм за изпълнение на инструкции VOPD3. По-конкретно, платформата Coelacanth-Dream представи нов LLVM пач, насочен към удвояване на скоростта на изчисленията чрез използване на двуядрен аритметично-логически блок (VALU), което ефективно удвоява изчислителната мощност на FP32.
Технологията Dual-Issue VALU беше представена и в RDNA 3 и RDNA 4. Двете линии позволяват на графичния процесор да изпълнява две инструкции на тактов цикъл. Последните поколения компилатори на игрови енджини обаче нямат възможност да оптимизират кода си за Dual-Issue VALU. Следователно, дори с хардуерните възможности, RDNA 4 и RDNA 3 не могат ефективно да изпълняват групови задачи.
AMD вече въвежда FMA (Fused Multiply-Add) в RDNA 5, което опростява изпълнението на инструкции в две линии. С FMA компилаторите безпроблемно ще комбинират сложните изчислителни операции и ще ги разпределят към изчислителните линии. Това позволява на RDNA 5 да постигне теоретичния си пик на производителност и ще даде възможност на геймърите да се насладят на по-високи и по-стабилни кадрови честоти в растеризираните игри. FMA инструкциите също ще бъдат от решаващо значение за натоварванията на NPU и AI, допълвайки мащабирането с помощта на FSR Diamond и Multiframe Generation.
Всичко важно от света на технологиите, директно в пощата ти.
С абонирането приемате нашите Условия и Политика за поверителност. Може да се отпишете с един клик по всяко време.
Коментирайте статията в нашите Форуми. За да научите първи най-важното, харесайте страницата ни във Facebook, и ни последвайте в Google Новини, TikTok, Telegram и Viber или изтеглете приложението на Kaldata.com за Android, iPhone, Huawei, Google Chrome, Microsoft Edge и Opera!
