„Последната граница на транзисторната архитектура“: TSMC и Intel разказаха за нанолистовите транзистори

По време на конференцията IEDM 2024 в Сан Франциско TSMC за първи път официално посочи ползите от преминаването към 2 nm Gate-All-Around транзистори с наноканали. Тайванският производител на чипове ще започне да произвежда чипове по технологията N2 още през следващата година. Всъщност нанолистовете са последната транзисторна архитектура в конвенционалния смисъл на думата и тя ще остане актуална още дълго време.

През 2025 г. Samsung и Intel също ще започнат да произвеждат чипове, базирани на 2nm процес с канали за наностепенни и кръгли гейтове. Samsung беше първата компания, която започна да произвежда подобни структури по 3nm процес през 2022 г. За TSMC това ще бъде първият опит и плод на „повече от четири години труд“, както призна ръководителят на отдела за развитие на компанията.

Съвременните FinFET транзистори представляват набор от вертикално разположени транзисторни канали – ребра или перки. Характеристиките на подобен транзистор зависят от броя на ребрата, които има всяко едно от тях – едно, две или три. Колкото повече са каналите, толкова по-голяма е площта, заемана от транзистора. Това е особено актуално в случая на масивите от SRAM памет. Всяка клетка на тези памети се състои от шест транзистора и поради това не може да се мащабира добре. Същевременно нито обикновените контролери, нито мощните процесори и ускорители могат да се справят без SRAM.

Прехвърлянето на транзисторните канали в хоризонтална равнина под формата на тънки нанолистове веднага подобрява плътността, тъй като каналите са разположени един върху друг и няма значение колко са те. По този начин пространството, заемано от транзистора, не се увеличава. По-конкретно, преминаването на TSMC от производство на 3nm FinFET транзистори към 2nm наноструктури увеличава плътността на транзисторите с 15%, независимо дали се използват схеми с висока производителност или с ниска консумация на енергия. И в двата случая се получава увеличение на производителността.

Налага се да се избере между производителност и енергийна ефективност. Ако се фокусира върху изчислителната скорост, печалбата от преминаването към 2nm наноструктурирани транзистори ще бъде 15%, а ако се избере ниска консумация, ползата ще достигне впечатляващите 30%. Но и това не е пълната изгода от наноструктурираните канали. За FinFET транзисторите няма как да се създадат транзистори с 1,5 ребра. Но в случая с наноструктурираните канали е напълно възможно да се променя тяхната ширина, да не говорим за броя им, и да се проектират схеми с различни точно определени параметри.

В TSMC технологията за промяна на ширината на наностепенните канали се нарича Nanoflex. Това ще позволи производството на логически схеми с тънки нанопокрития в един и същи чип, което ще ограничи консумацията им.