Проблемът с броя и плътността на транзисторите в чипа

В технологичната индустрия броят и плътността на транзисторите често се използват за демонстрация на техническото съвършенство и преминаването на още една бариера в развитието на микроелектрониката. След излизането на нов процесор или нова SoC производителите започват да се хвалят със сложността на чипа, като показват колко е голям броят на транзисторите в него. Ето един пример: когато Apple представи iPhone 11 с чипа A13 Bionic, се похвали, че този процесор има 8,5 милиарда транзистори. През 2006 година Intel по подобен начин обяви със своя Montecito – първият процесор с 1 милиард транзистора.

По принцип това постоянно увеличение на броя на транзисторите е следствие на Закона на Мур и едновременно с това мотивация за постигането на още по-голяма миниатюризация. Цялата индустрия преминава към нови технологични процеси и броят транзистори върху една и съща площ продължава да расте. Ето защо този брой на транзисторите се счита за нещо като показател за здравето на Закона на Мур, въпреки че това сравнение не е много коректно. Оригиналния Закон на Мур е емпирично наблюдение, според което броят на транзисторите в един икономически оптимален дизайн (тоест, с минимална цена на един транзистор) се удвоява на всеки две години. От гледна точка на потребителите, Законът на Мур е всъщност едно обещание за това, че утрешните процесори ще бъдат по-добри и по-ценни от днешните.

В реалността плътността на транзисторите е твърде различна и зависи от типа на чипа и особено от архитектурата и дизайна на този чип. Нещо по-лошо, няма какъвто и да било стандартен метод за преброяването на транзисторите, поради което при един и същи чип разликата достига 33-37%. В крайна сметка, броят на транзисторите и тяхната плътност са само приблизителни параметри и ако се фокусираме само върху тях, можем да изгубим от поглед общата картина.

Дизайнът на продукта зависи от неговото предназначение

Плътността на транзисторите е тясно свързана с предназначението и съответно, начина за разработване на съответния полупроводников продукт. Очевидно е, че не е коректно да бъдат сравнявани дизайните на съвсем различните чипове, каквито са ASIC с фиксирано бързодействие (така например, Broadcom Tomahawk 4 с 25.6Tb/s или Cisco Silicon One с 10.8Tb/s) с един бърз процесор за дата центровете (например Intel Cascade Lake или Google TPU3).

От ASIC се изисква поддържането на определена пропускателна способност и от увеличението на неговата тактова честота на практика полза няма. Чипът Cisco Silicon One например, е предназначен за работа във високоскоростните мрежи с 400Gbps Ethernet и увеличаването на неговата тактова честота с 10% нищо няма да даде. 400Gbps е според IEEE, като следващият праг на скоростта е вече 800Gbps. В крайна сметка повечето команди при разработването на ASIC чиповете са оптимизирани от гледна точка постигане на минимална себестойност, максимална автоматизация на всички процеси, намаляване броя на специализираните решения и намаляване плътността на транзисторите.

Точно обратното, колкото е по-бърз един сървърен чип, толкова е по-висока неговата цена и при него винаги ще има полза от повишаването на тактовата честота. Така например, Xeon 8268 и 8260 са 24-ядрени процесори и се различават предимно по своята тактова честота (2,9 GHz и 2,4 GHz), в резултат от което тяхната цена се различава с немалките $1600. Ето защо специалистите по разработване на сървъри винаги обръщат голямо внимание на възможностите за оптимизации на честотата. Във високоскоростните процесори обикновено се използват повече специализирани решения и по-големи транзистори. В съвременните чипове на базата на FinFET това дава възможност за увеличаване броя на транзисторите с два, три и повече гейта. Обратното, в по-обикновената логика от типа на паралелни изчислителни блокове в GPU и ASIC се използва много по-плътен дизайн на транзисторите с един гейт, като за увеличаване плътността на транзисторите се жертва тактовата честота.

Плътността и броят на транзисторите се определят от баланса на дизайна

Още по-голямо влияние на броя и на плътността на транзисторите в чиповете оказва типът на чипа и неговият дизайн. Всеки съвременен чип е съставен от разнообразни сектори – логика за изчисленията, памет (обикновено SRAM) за съхранение на междинните данни и I/0 за обмена на данните. Но плътността на транзисторите в тези три сектора е много различна. Така например, Poulson и Tukwila използват една и съща платформа и имат еднакви цели свързани предимно с високата скорост на работа и постигането на много високо ниво на надеждността.

Процесорите са съставени от четири основни участъка: процесорните ядра, кешът от трето ниво, системният интерфейс и входно/изходния модул. Според съвсем малкото публикуваната от производителя информация, Poulson има на своя кристал свободни още 18 мм² за някакви други функции. Мястото с ядрата включва самите процесорни ядра и оптимизираните за максимално бързодействие L1 и L2, като повечето място е заето от високоскоростната логика за операциите с честота над 1,7 GHz за Tukwila и над 2,5 GHz за Poulson. Големите L3 кешове (24 MB за Tukwila и 32 MB за Poulson) са разработени по такъв начин, че да имат максимална плътност и за тях се използват най-плътните 6T SRAM клетки памет.

В системния блок се намират модулите с най-разнообразни функции – прехвърлянето на данните между входа/изхода и паметта в кристала, QPI и контролерите на паметта, буферите за запомняне на някои адреси за кеша, модулите за управление на захранването и други. Този участък на кристала няма как да е много плътен, понеже логиката в него работи с фиксирана честота и в него се използват високоскоростни шини, за които са необходими по-големи компоненти. И накрая I/O регионът съдържа физическите интерфейси за външните комуникации, реализирани чрез високоскоростни серийни връзки (QPI links). Всяка шина работи с различна скорост и тук е необходимо да се използват над 600 извода.

От гледна точка на плътността на транзисторите, тези два процесора показват критично важните трендове, които се поддържат на практика от всички разработчици на чипове. Първо, в различните места на чипа плътността на транзисторите силно се различава и достига 20 пъти. А това е много повече отколкото споменаваното в Закона на Мур удвояване на броя. Естествено, най-плътният участък е регионът на кеша, който е съставен от свръхплътна SRAM – именно там има най-много транзистори. Кешът е от 3 до 5 пъти по-плътен отколкото изчислителната логика на ядрата, което отново излиза извън обхвата на Закона на Мур.

Най-малка е плътността на входно/изходния интерфейс – там се намират деликатните аналогови PLL и DLL схеми, цифровите филтри, както и големите I/O транзистори, които работят с по-високо напрежение и се използват за изпращането на данните от кристала навън, както и за получаването на данните отвън към кристала. Освен това много от I/O секторите трябва да имат достатъчно място в края на чипа, за да има място за всички контакти и тук заеманата от него площ се определя предимно от контактите, а не от плътността на схемата.

Казаното по-горе доказва, че плътността на транзисторите в съвременните чипове зависи предимно от тяхното предназначение и от дизайна на архитектурата. Да разгледаме една крайна ситуация и да си представим 32 nm чип тип Poulson, който изобщо няма L3 кеш. Плътността на транзисторите на този хипотетичен чип ще бъде около 2,57 милиона на мм² – това е половината от реалната плътност на Poulson. Нека да разгледаме и друг краен случай – хипотетичен Poulson вариант, съставен само от изчислителна логика и кеш. Подобен чип би имал плътност на транзисторите около 9 милиона на мм².

В по-горната таблица са дадени някои подробности за няколко чипа, произвеждани чрез 7 и 12 нанометровите технологични процеси на TSMC, които показват влиянието на дизайна върху плътността на транзисторите. Забелязват се известни разлики и тук вече става дума за нещо друго – макетните транзистори.

Няма как да не се вземат предвид фиктивните транзистори в чиповете. Активните транзистори се използват в процесорните ядра, ускорителите на невронните мрежи и т.н. Но фиктивните транзистори и изградените от тях разделителни кондензатори може да се каже, че са компоненти, които не добавят особена ценност. Към днешен ден се използват нови технологии (Intel FIVR, решенията на IBM), с които не се налага използването на разделителни кондензатори. Всъщност Законът на Мур отчита именно транзисторите, които създават някаква ценност за потребителите и възможно най-продуктивно използват фиктивните транзистори.

Не е важно колко са транзисторите, а как се използват

Виждаме, че броят на транзисторите и тяхната плътност са доста проблемни параметри. На тях огромно влияние оказват дизайна на чипа и площта на критично важните блокове – изчислителната логика, SRAM, I/O. От всичките три най-плътна е SRAM, което е логично – и най-малката промяна в размера на кеша води до съществена промяна в броя на транзисторите във въпросния чип. Активните транзистори са строителните елементи на централните и графичните процесори, но не бива да забравяме и макетните транзистори. Към днешен ден фиктивните транзистори са нещо излишно и само можем да се надяваме, че различните компании няма да ги вземат предвид когато обявяват броя и плътността на транзисторите в своите чипове.

Въпреки изброените дотук проблеми, от показването на броя и плътността на транзисторите има полза. Почти винаги процесор със 100 милиарда транзистора ще бъде по-сложен и по-ценен от процесора със 100 милиона транзистора. Същото важи и за двукратната разлика в броя на транзисторите, особено при чиповете с паралелна работа от типа на графичните процесори, SoC за съвременните смартфони, сървърните процесори и други. Нека вземем за пример Radeon VII и RX 5700 на AMD. Radeon VII има 28% повече транзистори, но нейното бързодействие е на практика същото понеже в серията RX 5700 се използва по-съвременна архитектура. Нещо повече, RX 5700 е и по-евтина, понеже в нея се използва GDDR6 буферна памет вместо HBM2. Реалната ценност за потребителя не е броя транзистори в чипа, а начина по който те се използват. Това е малко по-различно от Закона на Мур.

Почти всичко казано дотук важи и за плътността на транзисторите в чипа. Ценността на даден чип зависи далеч не само от броя транзистори и тяхната плътност, но и от много други фактори – ефективността на използването на транзисторите, наличието на динамично захранване, консумацията в режим на готовност, използването на най-нови технологии и други. Броят на транзисторите и тяхната плътност в даден чип са само два параметъра от огромния брой аспекти, определящи ценността на този чип. Ако се зациклим само върху броя и плътността може да стане така, че от дърветата да не видим гората.