Intel представи триизмерен многослоен CMOS транзистор, при който захранването и директния контакт са от задната страна

На Международната конференция за електронни устройства на IEEE (IEDM) Intel демонстрира своята технология за 3D Stacked CMOS транзистори от следващо поколение, при която захранването и директният контакт се осъществяват от задната страна, за да се осигури по-голяма производителност и мащабиране на чиповете от следващо поколение.

Компанията съобщи също така за начините за мащабиране на неотдавнашните пробиви в научноизследователската и развойна дейност в областта на обратното подаване на захранването, като например задните контакти, и първа демонстрира успешна широкомащабна 3D монолитна интеграция на силициеви транзистори с транзистори от галиев нитрид (GaN) върху една и съща 300-милиметрова подложка.

„Тъй като навлизаме в Ангстрьомната ера и планираме да преминем отвъд петте нода след четири години, постоянните иновации са по-важни от всякога“, каза Санджай Натараджан, старши вицепрезидент и генерален мениджър на Intel за изследване на компонентите.

На IEDM 2023 изследователите на Intel определиха ключовите области на научноизследователската и развойна дейност, необходими за продължаване на мащабирането чрез ефективното обединяване на транзистори от различен тип. Заедно с подобряването на подаването на енергия от задната страна и използването на нови материали за 2D каналите, Intel работи за създаването на възможност до 2030 г. да постигне един трилион транзистора в един корпус.

Най-новите изследвания на компанията демонстрират възможността за вертикално разполагане на комплементарни полеви транзистори (CFET) с намалена стъпка на гейта до 60 nm. Това дава възможност за подобряване на ефективността на площта и производителността в комбинация със захранване от задната страна и директни контакти.