Електрониката достигна нови висоти: Учени за първи път разположиха 6 броя CMOS транзистори един върху друг

Екип от учени от Университета за наука и технологии „Крал Абдула“ в Саудитска Арабия (KAUST) постави рекорд в производството на чипове, като създаде първата в света хибридна CMOS схема на шест нива (комплементарна структура). Преди това рекордът се държеше от белгийската компания Imec, която разработи който разработи двустепенна CFET структура. Дизайнерите на чипове са ограничени от площта на кристала и поставянето на транзистори „един върху друг“ е един от начините да се направи още една крачка напред.

Разработката е описана в статия в Nature Electronics. Схемата комбинира n-тип оксидни тънкослойни транзистори (OxTs) и p-тип органични тънкослойни транзистори (OrTs), предназначени за масово производство на електроника, включително гъвкави дисплеи, носими сензори и устройства за интернет на нещата.

Авторите подчертават нарастващото търсене на интегрални схеми с ниска консумация на енергия, механична гъвкавост и възможност за мащабно производство, при което традиционното хоризонтално разположение на схемите и елементите се сблъсква с ограничения по отношение на разделителната способност и разходите. Вертикалната интеграция позволява по-висока плътност на транзисторите, по-къси дължини на свързващите елементи и минимизирани паразитни закъснения, като в същото време се адаптира към нискотемпературни производствени процеси, което е от решаващо значение за редица материали, както и за многослойни чипове, склонни към прегряване поради високата плътност на мощността.

Предишните разработки бяха ограничени до два слоя поради проблеми с подравняването на свързващите повърхности и прегряването на многослойните решения. Предложената платформа обаче преодолява тези пречки, като демонстрира рекордните 6 транзисторни стека с 41 технологични слоя.

6-слойната структура е изработена чрез 40-стъпков литографски процес върху силициеви подложки, като се започва с буферен изолационен слой с дебелина 2 µm (микрометра).

Електродите (Al за OxTs и Ti/Au за OrTs) са нанесени чрез физично отлагане от пари (PVD) при ниска мощност, за да се сведе до минимум грапавостта (<1 nm). Целият процес е извършен при стайна температура или нагряване, което не надвишава 100°C, за да се избегне термично увреждане на долните слоеве. Размерите на транзисторите бяха различни, като дължината на гейта беше 10 µm за n-тип и 3 µm за p-тип, с редуващи се типове, за да се балансират токовете.

Работата на транзистора е оценена върху 600 устройства, което показва по-добри резултати за долните слоеве. Хибридните инвертори (300 устройства), изградени от пилотните масиви постигнаха максимално усилване от 94,84 V/V, комутационни напрежения от 0,93-2,61 V и консумация на енергия от 0,47 µW. Бяха тествани и логически елементи, базирани на транзистори от 6 нива – по-специално NOR елементи и други.

Предложената платформа проправя пътя към схеми с висока плътност и енергийна ефективност за широкомащабна електроника, като превъзхожда по плътност и производителност предишните двуслойни аналози. Подобреното качество на взаимовръзките между слоевете и използването на нискотемпературни процеси осигуряват съвместимост с гъвкави подложки, като намаляват паразитните ефекти и увеличават пропускателната способност. Авторите подчертават потенциала на своята разработка за производство на логика, памет и сензори, което може да доведе до революция в областта на енергийно ефективните решения. По-нататъшните изследвания ще се съсредоточат върху оптимизацията на горния слой и интеграцията с големи подложки, което е необходимо за подготовката на търговски продукти.