Преди две години компанията Intel представи концепцията си за развитие, наречена «Tick-Tock», съгласно която всяка година се сменя или технологията за производство на процесорите, или тяхната микроархитектура. Миналата година компанията пусна процесорите Penryn,представляващи обновление на Core, като те бяха произведени по 45 нм технология. Тази година, следователно, е ред на нова микроархитектура- Nehalem, първите представители на която са процесорите Bloomfield, ориентирани към настолните системи.

Общи принципи на на микроархитектурата Nehalem

Кои са причините, довели до появата на Nehalem? Съществен недостатък на Core, особено досаждащ на Intel, е техният немодулен дизайн. Т.е. четириядрените и наскоро излезлите шестядрени представители на архитектурата Core просто се събират от няколко двуядрени кристала, което и води до затруднено взаимодействие помежду им. Обмяната на данни между ядрата се организира с помощта на системната шина, което поради ограничената пропускателна способност на последната, води до големи закъснения.

По нататъшното увеличение на производителността на съвременните системи, съгласно концепията на компанията е в увеличението на броя на ядрата. По тази и причина Intel се стреми към преход към Nehalem, която решава структурните проблеми. Ключовите особености на новата микроархитектура са интегрирания в процесора контролер на паметта и новата шина с топология "точка- точка"- Quick Path Interconnects (QPI), позволяваща не само връзката на процесора с чипсета, но и връзката направо между самите процесори. Всичко това се пресича с направеното от AMD, като Intel подобрява микроархитектурата.

Второто важно нововъведение в Nehalem е модулният дизайн на процесора. На практика, архитектурата сама по себе включва няколко "строителни блока", от които на етапа на крайното проектиране и производство може да бъде събран настоящит процесор. Този набор от "строителни материали" включва в себе си: процесорно ядро с L2 кеш, L3 кеш,контролер на шината QPI, контролер на паметта, графично ядро и т.н.

Необходимите "кубчета" ще се събират в един полупроводников кристал и ще се поднасят като решения в различните сегменти на пазара. Например, процесорът Bloomfield,включва в себе си четири ядра, L3 кеш, контролер на паметта и една шина QPI.

Сървърните процесори на същата микроархитектура, които ще излязат в началото на следващата година, ще включват до осем ядра, до четири контролера QPI за обединение в многопроцесорни системи, L3 кеш и контролер на паметта. Бюджетните модели на Nehalem които ще излязат през втората половина на следващата година ще разполагат с две ядра, контролер на паметта, графично ядро и контролер на шината DMI, необходим за пряка връзка с южният мост.

Между важните нововъведения се причислява и технологията SMT (Simultaneous Multi-Threading) – аналог на Hyper-Threading, добавени поддръжки на нови команди SSE4.2, увеличение на размера на вътрешните буфери, подобрение на ефективността на работа и скоростта на подсистемата на кеш паметта.

Така че, основни отличителни черти на Nehalem са:

- Две, четири или осем ядра

- Усъвършенствани, в сравнение с Core, изчислителни ядра

- Технология SMT

- Три нива на на кеш паметта: L1 кеш с размер 64 кбайта на всяко ядро, L2 кеш с размер 256 кбайта на всяко ядро,

общ споделен L3 кеш с размер до 24 Мбайта

- Интегриран контролер на паметта с поддръжка на няколоко канала DDR3 SDRAM

- Монолитна конструкция- процесорът се състои от един полупроводников кристал

- Технологически процес - 45 нм

- Възможност за интегриране на графично ядро в процесора

- Нова шина QPI с топология точка- точка за връзка на процесора с чипсета и процесорите помежду си

- Модулна структура

Усъвършенствано процесорно ядро

Ако и процесорите от семейство Nehalem да са представители на нова микроархитектура, основната част- изчислителното ядро, в сравнение с Core се е изменило незначително.Най-големите подобрения се крият в инфраструктурата.

За да са привлекателни по отношение "производителност на ват", инженерите са модифицирали на първо място декодерите. При Core процесорите разполагат с четири декодера: три за прости инструкции и един за сложни. При това максималното число х86 инструкции, които декодират процесорите за един такт, могат да достигнат до пет, защото благодарение на технологията «Macrofusion» те са способни да обработват няколко двойки команди като една инструкция.

При Nehalem количествения и качествен състав на декодерите е същият, но «Macrofusion» е претърпяла изменение. Първо, увеличени са числото двойки х86 команди. Второ, в Nehalem технологията «Macrofusion» работи в 64- битов режим.

Следващото усъвършенстване, свързано с увеличение на производителността на началната част на изпълнителният конвейер е засегнала блока Loop Stream Detector. Този блок се появява за първи път при Core и е предназначен за ускоряването на обработката на циклите.Определяйки в програмата цикли с неголяма дължина, Loop Stream Detector ги съхранява в специален буфер, което дава възможност на процесора да не прави многократни обръщения към кеша. При процесорите Nehalem блокът Loop Stream Detector е още по-ефективен благодарение на неговия пренос на стадия на декодиране на циклите. Loop Stream Detector при Nehalem - това е особен кеш.

Първо, той има много малък размер- само 28 микрооперации. Второ, в него се съхраняват само цикли.

Друго подобрение на резултатността на механизма на предсказване на преходите е направено с преправянето на блока Return Stack Buffer.На този блок се възлага задачата правилно да предсказва адресите на връщането от функия. Доработвайки предварителните стадии на конвейерите на Nehalem, инженерите са оставили испълнителните устройства без забележими изменения.

Процесорите Nehalem са способни да държат в очакване на изпълнение до 128 микрооперации- това е 33% повече от Core 2. Съответно, Reservation Station, пращаща микроперациите към изпълнителните устройства е разширен от 32 на 36 инструкции.

С няколко прости решения като напр. SMT , Intel повишава КПД на изпълнителните устройства на процесора.

Както и при Pentium 4, активацията на SMT в Nehalem води до това, че всяко физическо ядро се вижда от операционната система като двойка логически ядра.

За илюстриране на практическото влияние на изменението на производителността е сравнена скоростта на Nehalem с Penryn с няколко теста от SiSoftware Sandra 2009.Тестовете са некритични към подсистемата на паметта, така че позволяват да се направят изводи относно архитектурата на процесорите.

TLB и кеш памет

Инженерите на Intel съществено са увеличили размера на TLB (Translation-Lookaside Buffer). TLB е високоскоростен буфер, който се използва за установяване на съответствие между виртуалните и физическите адреси на страниците. Увеличаването на този буфер позволява да се повиши числото на страниците на паметта, които могат да бъдат използвани, без допълнителни преобразования по таблици на транслацията на адресите, намиращи се в в паметта.

Освен това, TLB в Nehalem е станал на две нива. Инженерите са прибавили към онаследения от Core 2 TLB още един буфер на второ ниво. При това новия L2 TLB може да се похвали не само с по-голяма вместимост, позволяваща съхранението на до 512 записа, но и със сравнително ниска латентност. Още една особеност на L2 TLB е тази, че той е унифициран и е способен да транслира адресите на страници с всякакъв размер. Използваният при Core 2 споделен L2 кеш, който се оказа особено ефективен се оказва доста проблематичен при увеличаването на количеството на ядрата. Затова при Nehalem, предполагащ наличие на до осем ядра, кешът от второ ниво не е споделен.

Всяко от ядрата има собствен L2 кеш със сравнително неголям обем-256 кбайта.

Към двете нива на кеша при Nehalem е прибавено и трето - L3 кеш, който обединява ядрата

помежду им и се явява споделен. Например-четириядрените процесори Nehalem, ориентиране към настолния сегмент, ще използват L3 кеш с обем 8 Мбайта.

Използването на кеш с три нива извиква асоциации с процесорите на AMD K 10, но кеш паметта на Nehalem е устроена различно от тях. L3 кеш при Nehalem работи на по-висока честота, която при първите представители на семейството ще бъде 2,66 ГХц. Измеренията на латентността на кеш паметта е онагледена от следващата таблица.

При AMD Phenom X4 същата Sandra 2009 показва 54 цикъла. Предвид по-ниските тактови честоти на AMD достъпът до L3 кеша е осезателно по-бавен.

Нови SSE4.2 инструкции

И при новата архитектура на Intel се забелязва увеличение на поддържаните SIMD инструкции. Пълният набор от команди се е разширил със седем нови инструкции и е получил названието SSE4.2 ( SSE4.1 се използваза системата на SIMD командите на Penryn). Инструкциите SSE4.2 са въведени не само за ускорението на медийни потоци, колкото за други цели. Затова и тези инструкции са получили названието ATA (Application Targeted Accelerators). В съответствие с АТА в SSE4.2 са

добавени пет инструкции за ускоряване на синтактическия анализ на XML файлове. Друга от

тези инструкции - CRC32, акумулира контролната сума CRC32c, а другата пък, POPCNT пресмята числото на ненулевите битове в источника.

Интегриран контролер на паметта

Nehalem е първата интелска микроархитектура, която интегрира контролера на паметта в самия процесор.

Изглежда сякаш идеята е взаимствана от АМД. Това не е съвсем точно, тъй като още през 1999 г.

компанията е работила по така и неизлезлия процесор Intel Timna с вграден контролер. При Nehalem контролера се отличава доста от този при АМД. Главното му свойство е неговата гъвкавост. Отчитайки модулния дизайн на процесора, Intel е обмислила възможността не само да включва и изключва буферизирани модули, но и да варира числото на каналите и скоростта на паметта. Първите Nehalem ще бъдат в четириядрен вариант и ще получат триканален контролер на паметта DDR3 SDRAM. По този начин настолните системи ще имат пропускателна способност при използване на три модула DDR 3 -1067 - 25.6 Гбайта/с.

Следващата таблица показва данните, получени от Everest 4.60.

Шина QPI

При разработката на новата микроархитектура Intel е отделила внимание на разработването на нова процесорна шина, която е приложима и при настолните, и при мобилните и при многопроцесорните системи.

По друг начин и не може тъй като многопроцесорните системи с вградени контролери за

памет са длъжни да използват "распределена" памет NUMA (Non-Uniform Memory Access) и се нуждаят от пряка и високоскоростна връзка между процесорите.

За решаването на задачата е построен специален последователен интерфейс CSI (Common System Interface), преименуван в последствие на QPI (QuickPath Interconnect).От техническа гледна точка QPI представлява две 20 битови съединения, ориентиране към предаването на данни в двете направления. 16 бита са предназначени за пренос на данни, останалите четири имат спомагателен характер.Те се използват за протоколи и корекция на грешки. Тази шина работи на скорост 6.4 милиона предавания на данни в секунда (GT/s) и има пропускателна способност 12,8 Гбайта/с във всяка страна или сумарно 25,6 Гбайта/с.

За сравнение, старата Quad Pumped Bus достига сумарна пикова скорост от 12,8 Гбайта/с само при честота 1600 МХц. Приличащата на QPI шина HyperTransport 3.0 при съвременните АМД достига 24 Гбайта/с.

В зависимост от това към кой сегмент на пазара са ориентирани, процесорите Nehalem могат да се

комплектоват с няколко интерфейса QPI.

Управление на захранването и Turbo-режим

Процесорите Core, от гледна точка на енергоспестяване, са доста неикономични, тъй като при тях енергоспестяването протича при един алгоритъм. Затова често когато едното ядро се намира под натоварване, прехода към енергоспестяване на останалите практически не се осъществява.

Точно затова и при Nehalem има още един важен блок в процесора- PCU (Power Control Unit). Този блок представлява вграден в процесора микроконтролер ( т.е. процесор в процесора), чиято цел е "интелектуалното" управление на потреблението на енергия. По тази причина PCU има доста сложна структура-за реализирането му са използвани 1 милион транзистора.

Основно предназначение на PCU е управлението на честотата и напрежението на захранването на отделните ядра. Той получава от вградените във всяко ядро датчици информация за температурата, напрежението и силата на тока. Разчитайки тези данни , PCU може за приведе отделните ядра в състояние на енергоспестяване,така също и да управлява и напрежението и силата на тока. По-точно, PCU може да изключва неактивните ядра,при което енергопотреблението им клони към 0.

За реализирането на тази възможност инженерите на Интел са разработили специален полупроводников материал, благодарение на който е възможно независимото изключване на ядрото от общата шина на захранване.Естествено, всички процесорни блокове ( контролера на паметта и шината QPI) преминават в енергоспестяващо състояние. Наличието на подобен контролер в

в самия процесор е позволило да се реализира и още една интересна технология- Turbo Boost Technology.

Основният принцип на Turbo Boost Technology - тя може да накара отделните ядра да работят на честота, по-висока от номиналната. Това се дължи на факта, че при преминаването на отделни ядра към енергоспестяващ режим се понижава общото енергопотребление и топлоотдаване на процесора, а това пък позволява да се повиши честотата на останалите ядра без риск да се излезе от рамките на TDP.

Праобразът на тази технология е реализиран още при Core. При Nehalem PCU може да повиши честотата на процесорните ядра на една стъпка над номинала ( 133 МХц).

При това, пак при същите условия, честотата може да бъде увеличена и на две стъпки от номинала ( 266 МХц).

Голямо преимущество на Turbo Boost Technology е нейната пълна прозрачност за операционната ситема.Технологията не изисква никакви програми за своята активация.

За проследяването на тази особеност е използван Prime95, който проследява състоянието на четириядрен Nehalem с номинална честота от 3.2 ГХц при натоварването на едно до осем ядра.

Първите Nehalem - Bloomfield

Първите серийни процесори, основани на микроархитектурата Nehalem, ще бъдат настолните процесори с кодово наименование Bloomfield. Те ще са четириядрени, L3 кеш - 8 Мбайта, триканален контролер на паметта с поддръжка на DDR3 SDRAM и един интерфейс QPI. Процесорът ще се състои от 731 млн. транзистора и ще се произвежда по 45 нм технологичен процес. Площта на кристала на процесора е 263 кв. мм.

Bloomfiled ще се продават под името Core i7. Честотите на първите процесори, чийто анонс е определен на 16 ноември,ще са 3,2, 2,93 и 2,66 ГХц с TDP 130 Вт.

Тъй като Core i7 ще се пускат в LGA1366 форм фактор, те ще са по-големи от събратятата си LGA775 размер – 42,5 x 45 мм.

За Core i7 ще са необходими нови дънни платки, в основата на които засега може да се използва единствения, поддържащ QPI чипсет - Intel X58 Express.

Основна особеност на моделите Extreme Edition, заедно с по-високата честота ще бъде и нефиксирания коефициент на умножение и множителя, задаващ честотата на паметта.

Редактирано 5 ноември 200817 г. от kokomil (преглед на промените)

Браво на хората!

Тестируем Intel Core i7

На това казвам перфектно и нагледно представен материал.

Бравооо koko !

Единствения недостатък на новите процесори + дъна е, че струват една чанта с пари.

Затова ще наблъскам моята кошница на макс и ще карам колкото издържи.

За другото само ще се чете по различните ревюта и ще се точат лиги.

Трябва да бягам на уличище, затова не мога да прочета всичко, но ... започнах и ми се наби в окото Tick-Tock развитието. Това ознава ли, че 2010-та пак ще излезе нова микроархитектура? Най-малкото ... до 2010-та не виждам как цените на Нахалем ще станат човешки, та и нова архитектура да излиза. Прекаляват ли или така ми се струва?

Иначе браво за статията koko, следобяд ще я доизчета и ... както каза B-boy[styLe] ...

ще се точат лиги.

Редактирано 5 ноември 200817 г. от xactoR (преглед на промените)

Мерси за инфото koko! Статията ще я доизчета в училище че има втори час информатика...

Иначе B-boy е прав и май само ще им се радвам за сега на картинка...

Хубави неща пише. Само не знам тези от моста какви цифри ще им искат....и в комплект с новото дънце + 3 плочки памет за да сме на ниво и =една кола. Който мисли че колата ще е трошка да добави и 3 видеокарти и да си вземе по-добра...

Едно слайдшоу за предложение от Интел: http://www.eweek.com/c/a/Desktops-and-Note...KNLEDP11062008A